您的位置: 专家智库 > >

国家自然科学基金(60576052)

作品数:8 被引量:18H指数:3
相关作者:李肇基陈万军段宝兴邓小川成建兵更多>>
相关机构:电子科技大学更多>>
发文基金:国家自然科学基金国防科技技术预先研究基金模拟集成电路国家重点实验室开放基金更多>>
相关领域:电子电信理学更多>>

文献类型

  • 8篇中文期刊文章

领域

  • 8篇电子电信
  • 1篇理学

主题

  • 5篇击穿电压
  • 5篇LDMOS
  • 4篇JUNCTI...
  • 3篇耐压
  • 2篇英文
  • 2篇耐压分析
  • 2篇N^+
  • 2篇RESURF
  • 2篇LDMOST
  • 2篇新结构
  • 1篇导通
  • 1篇导通电阻
  • 1篇等位
  • 1篇电场
  • 1篇电阻
  • 1篇埋层
  • 1篇耐压特性
  • 1篇高压器件
  • 1篇耗尽型
  • 1篇比导通电阻

机构

  • 6篇电子科技大学

作者

  • 6篇李肇基
  • 3篇陈万军
  • 2篇段宝兴
  • 1篇邓小川
  • 1篇成建兵

传媒

  • 7篇Journa...
  • 1篇Journa...

年份

  • 1篇2011
  • 1篇2008
  • 2篇2007
  • 4篇2006
8 条 记 录,以下是 1-8
排序方式:
PSJ高压器件的优化设计被引量:4
2006年
基于Semi SJ(superjunction)结构,提出了SJ的比例可以从0~1渐变的PSJ(partialsuperjunction)高压器件的概念.通过对PSJ比导通电阻的分析,得到了PSJ高压器件比导通电阻优化设计的理论公式.计算了不同击穿电压的比导通电阻,并与二维器件模拟结果和实验结果相比较.讨论了BAL(bottomassistlayer)部分穿通因素η、p型区深度归一化参数r、p型区深宽比A以及PSJ漂移区掺杂浓度是否统一对PSJ高压器件比导通电阻的影响.其理论结果和器件模拟结果相吻合,为设计与优化PSJ高压器件提供了理论依据.PSJ结构特别适于制造工艺水平不高、很难实现大的p型区深宽比的情况,为现有工艺实现高压低导通电阻器件提供了一种新的思路.
陈万军张波李肇基邓小川
关键词:PARTIALJUNCTIONRESURF击穿电压比导通电阻
具有部分n埋层的高压SJ-LDMOS器件新结构(英文)被引量:3
2007年
针对衬底辅助耗尽效应降低常规super junction LDMOS(SJ-LDMOS)击穿电压的不足,提出了一种新的具有部分n埋层的高压SJ-LDMOS器件结构.通过该部分n埋层,不仅补偿了由于衬底辅助效应所致的电荷不平衡现象,实现了高的击穿电压,而且该埋层在器件正向导通时为电流提供了辅助通道,减小了器件导通电阻.分析了器件结构参数和参杂对器件击穿电压和导通电阻的影响,结果表明文中所提出的新结构具有高的击穿电压、低的导通电阻以及较好的工艺容差等特性.此外,该结构与智能功率集成技术兼容.
陈万军张波李肇基
关键词:击穿电压LDMOS
全耗尽型浮空埋层LDMOS的耐压特性
2008年
提出了一种新的全耗尽型浮空埋层LDMOS(FB-LDMOS)结构.全耗尽n型埋层在器件的体内产生新的电场,该电场调制了漂移区电场,使得在降低漂移区漏端电场的同时提高了源侧和中部电场REBULF效应.分析了埋层的浓度、厚度、长度等对器件击穿电压的影响.借助二维仿真软件MEDICI,该新结构的击穿电压由传统LDMOS的585.8V提高到886.9V,提高了51.4%.
成建兵张波李肇基
关键词:LDMOSRESURF击穿电压
Super junction LDMOS with enhanced dielectric layer electric field for high breakdown voltage被引量:3
2011年
The lateral super junction (SJ) power devices suffer the substrate-assisted depletion (SAD) effect, which breaks the charge balance of SJ resulting in the low breakdown voltage (BV). A solution based on enhancing the electric field of the dielectric buried layer is investigated for improving the BV of super junction LDMOSFET (SJ-LDMOS). High density interface charges enhance the electric field in the buried oxide (BOX) layer to increase the block voltage of BOX, which suppresses the SAD effect to achieve the charge balance of SJ. In order to obtain the linear enhancement of electric field, SO1 SJ-LDMOS with trenched BOX is presented. Because the trenched BOX self-adaptively collects holes according to the variable electric field strength, the approximate linear charge distribution is formed on the surface of the BOX to enhance the electric field according to the need. As a result, the charge balance between N and P pillars of SJ is achieved, which improves the BV of SJ-LDMOS to close that of the idea SJ structure.
王文廉张波李肇基
关键词:LDMOS
具有n^+浮空层的体电场降低LDMOS结构耐压分析被引量:10
2006年
针对薄外延横向功率集成技术的发展,提出一种降低体内电场REBULF(REducedBULkField)的新耐压技术,并设计了一例具有n+浮空层的REBULFLDMOS新结构.新耐压机理是通过嵌入在高阻衬底中的n+浮空层的等电位调制作用,提高源端体内低电场而降低漏端体内高电场使纵向电场重新分配,同时使衬底耐压提高.借助二维数值分析,验证了满足REBULF的条件为n+层的位置与衬底浓度的乘积不大于1×1012cm-2;在保证低的比导通电阻条件下,新结构较传统LDMOS结构击穿电压可提高75%以上.
张波段宝兴李肇基
关键词:LDMOS
高阻衬底上具有n^+浮空层的横向Super Junction MOSFETs(英文)被引量:3
2007年
提出了一种具有n+浮空层的横向super junction结构,此结构通过磷或砷离子注入在高阻衬底上形成n+浮空层来消除传统横向super junction结构中的衬底辅助耗尽效应.这种效应来源于p型的衬底辅助耗尽了superjunction区的n型层,使p与n之间的电荷不能平衡.n+层的REBULF效应通过使漏端电场减小,体电场重新分布而使新结构中的衬底承担了更多的电压.结果表明这种结构具有高的击穿电压、低的导通电阻和漂移区中电荷平衡的特点.
段宝兴张波李肇基
关键词:JUNCTIONLDMOST击穿电压
具有多等位环的高压屏蔽新结构MER-LDMOS耐压分析被引量:1
2006年
提出一种多等位环(multiple equipotential rings,MER)的高压屏蔽新结构MER-LDMOS,并解释了该结构的屏蔽机理,通过2D器件模拟验证了屏蔽机理的正确性.讨论了p-top剂量、等位环长度、等位环间距以及氧化层厚度对MER-LDMOS击穿电压的影响.结果表明MER-LDMOS突破常规LDMOS高压屏蔽的能力,击穿电压较常规LDMOS提高一倍以上;同时,该结构具有工艺简单、工艺容差大、反向泄漏电流小等优点,为高压集成电路中高压屏蔽的问题提供了一种新的解决方案.
陈万军张波李肇基
关键词:击穿电压LDMOS
A Novel Super-junction LDMOST Concept with Split p Columns
2006年
In this paper, we propose a novel low on-resistance Super Junction (S J) Lateral Double-diffusion MOSFET (LDMOST) which has split p column structures with rated voltage of 60-100V. The key feature of this new structure is that the split p column super junction primarily provides the low on-resistance path and it just locates at the surface of the drift region rather than the entire drift region. The manufacturing process of the device is relatively simple and is compatible with the Bi-CMOS process. Three dimension device simulations indicate that this structure can achieve a low specific on-resistance of 11.5 mΩ·cm^2 at a gate voltage of 5 V compared with 27.7 mΩ·cm^2 for the conventional LDMOST at the breakdown voltage of 80V.
陈林张波郑欣
关键词:LDMOST
共1页<1>
聚类工具0