国家教育部博士点基金(20114307110001) 作品数:5 被引量:6 H指数:1 相关作者: 邢座程 张民选 蒋江 魏少军 黎渊 更多>> 相关机构: 国防科学技术大学 上海交通大学 清华大学 更多>> 发文基金: 国家教育部博士点基金 国家自然科学基金 国家科技重大专项 更多>> 相关领域: 自动化与计算机技术 电子电信 更多>>
并行前缀加法器设计比较 提出一种64位加法器的结构.二进制数加法是微处理器最基本的和常用到的操作.加法器的设计实现直接影响着微处理器的性能.并行前缀加法器是加快二进制数加法的通用技术,这种方法执行组间位是否产生和传播进位的逻辑功能.拟用的64位... 张艳 邢座程关键词:加法器 二进制 微处理器 基于GPGPU的LDPC解码访存优化技术 2013年 低密度奇偶校验码(low-density parity-check,LDPC)作为一类高性能的差错控制编码被用于多个通信标准中,但解码算法计算量巨大,限制了其潜能,基于通用图形处理器(general-purpose GPU,GPGPU)的LDPC解码器由于其灵活性,近年来备受关注。深入分析了LDPC解码算法特性,提出Tanner图的交织器表示,简化了解码算法;结合GPU体系结构特点提出自顶向下的多步优化策略,充分挖掘了GPU的加速性能。实验结果显示,平衡计算访存负载、合并对齐全局访存、充分利用寄存器资源,可显著提高GPU性能;相对于CPU实现,可取得383倍的加速,综合性能优于现有的基于GPU的LDPC解码实现。 原略超 张洋 唐川 邢座程关键词:和积算法 通用图形处理器 基于LBIST与JTAG结合的流水线测试结构设计 随着集成电路设计技术的持续迅速发展,芯片的工作频率已提高到GHz级,微处理器的性能也已达到更高的层次。运算部件是高性能微处理器的核心部件之一,如何保障运算部件的功能和性能达到预期要求,已经成为一个相当重要的课题。然而,传... 欧阳海燕 徐长明 李少青 邢座程 盛叶鹏关键词:JTAG 文献传递 MB64Sim:一款面向MB64体系结构的指令集模拟器 本文以同构通用流多核体系结构处理器的单个RISC核心MB64为目标体系结构,设计实现了面向MB64的指令集模拟器MB64Sim。MB64Sim针对MB64体系结构实现了分支延迟槽和ELF文件格式等特性。实验结果显示,该模... 唐川 赵天磊 唐遇星 邢座程关键词:模拟器 SIMPLESCALAR 文献传递 CWLP:一种在GPU中协同的线程束调度和局部性保护的高速缓存分配策略(英文) 被引量:1 2018年 随着我们正在接近百亿亿次超级计算机的时代,一个拥有强大运算能力和低能耗的均衡的计算机系统变得越来越重要。GPUs是在最近投入运营的超级计算机中被广泛使用的加速器。它采用大规模多块程来隐藏长访存延迟,同时它拥有高能效。相对于其强大的运算能力,GPUs的每个流多核处理器只有几兆的片上资源。面向吞吐率的执行模型与它的高速缓存层次结构设计不匹配,使得GPUs缓存表现出较差的运行效率。由于片上存储器的严重缺少,受较差的缓存性能影响,GPU的计算能力急剧下降,限制了系统性能和能效。提出一种协同的线程束调度和局部性保护的缓存分配策略(CWLP),以充分利用数据局部性和隐藏延迟。首先,设计了一种基于指令PC的局部性保护方法(LPC)以提升GPU性能。使用一个基于PC的收集器收集每个高速缓存块的重用信息。在获取缓存块的动态重用信息后,采用一个智能缓存分配单元(PCAU),它结合了重用信息和LRU(最近最少使用)替换策略,以找到拥有最少局部性的缓存块并将其逐出。此外,局部性信息被线程束调度器用来实现一个智能的重排序策略,用以获取局部性和隐藏延迟。实验结果表明,CWLP能够提供高达19.8%的性能加速比和超过基准策略平均8.8%的性能提升。 Yang ZHANG Zuo-cheng XING Cang LIU Chuan TANG关键词:缓存管理 保护地区 GPU 片上存储器 信息协调 基于GPU的Turbo译码实现技术的研究 的Turbo译码器是通过采用FPGA、ASIC等逻辑器件来进行实现,代价高昂,开发需要的周期较长。利用GPU进行Turbo译码的实现不仅能使译码过程具有可编程性和重复性,利用轻量级的多核可以实现大幅度的并行,而且有利于降... 张洋 原略超 马虓关键词:并行级联卷积码 译码器 图形处理器 并行处理能力 GPGPU应用程序特征分析 多核处理器实现容易,原理简单,但是根据著名的Amdahl定律,当同类型的CPU内核个数增大到4~8个的时候,系统性能将受限于程序中必须串行的部分.片上异构多核处理器是一种新的发展趋势,对于CPU-GPU异构多核处理器来说... 马虓 王庆林 张洋 邢座程关键词:多核处理器 共享资源 应用程序 有用时钟偏差技术的优化与实现 有用时钟偏差技术可以有效提高系统性能,并广泛应用在高性能芯片中。目前EDA工具已集成了有用偏差优化技术,但EDA工具自动的有用时钟偏差存在一些不足:有用时钟偏差利用不充分;有用时钟偏差的借用容易引起保持时间时序的大量违例... 孙秀秀 赵振宇 邢座程 夏婷婷 韩雨文献传递 基于模拟退火算法的浮点转定点自动位宽优化工具 被引量:4 2013年 开发了一套浮点转定点自动位宽优化软件系统(SATRANS),能够将用户输入的描述目标系统的浮点程序自动转换为位宽可配置的定点程序,并基于模拟退火算法进行自动位宽搜索,以得到满足精度要求的操作数定点位宽组合.同时,以IIR数字滤波器为例对SATRANS进行了实现与验证.结果表明,SATRANS的搜索结果优于传统贪心算法的搜索结果,并能够获得一系列满足精度要求的解,从而使得芯片设计人员能够在精度与复杂度等要素之间加以权衡,并选择一组最合适的位宽组合而用于芯片设计中.选择搜索结果中的面积最优解来配置IIR系统并在XilinxVirtex-6FPGA芯片中实现,相对于IEEE浮点单/双精度系统,其性能分别提高了12.4%和62.8%,面积的降幅分别为93.9%和97.9%. 黎渊 蒋江 张民选 魏少军关键词:模拟退火算法 数字滤波器 Impacts of NBTI/PBTI on power gated SRAM 2013年 A signal probability and activity probability (SPAP) model was proposed firstly, to estimate the impacts of the negative bias temperature instability (NBTI) and positive bias temperature instability (PBTI) on power gated static random access memory (SRAM). The experiment results show that PBTI has significant influence on the read and write operations of SRAM with power gating, and it deteriorates the NBTI effects and results in a up to 39.38% static noise margin reduction and a 35.7% write margin degradation together with NBTI after 106 s working time. Then, a circuit level simulation was used to verify the assumption of the SPAP model, and finally the statistic data of CPU2000 benchmarks show that the proposed model has a reduction of 3.85% for estimation of the SNM degradation after 106 s working time compared with previous work. 黄平 邢座程关键词:NBTI SRAM 静态随机存取存储器