易清明
- 作品数：140 被引量：255H指数：8
- 供职机构：暨南大学更多>>
- 发文基金：广东省科技计划工业攻关项目国家自然科学基金广州市科技计划项目更多>>
- 相关领域：自动化与计算机技术电子电信天文地球理学更多>>
- 一种基于梯度拟合的文本图像去模糊方法
- 本发明公开了一种基于梯度拟合的文本图像去模糊方法，步骤如下：输入待处理的模糊文本图像；选取与待处理文本图像接近的清晰文本图像；统计选取的清晰文本图像梯度分布概率，确定梯度分布先验概率模型；初始化模糊核；计算待处理图像的梯...
- 石敏郑宜鹏易清明
- 文献传递
- 中国联通广东分公司短消息计费结算系统建设浅析
- 2003年
- 本文简单介绍了中国联通广东分公司短消息及其增值业务平台,详细说明了与此平台相对应的短消息计费结算系统,并介绍了系统建设过程中对无线数据业务计费功能的可扩展性的考虑。
- 李天舒易清明
- 关键词：中国联通短消息计费结算系统增值业务平台无线数据业务可扩展性
- 一种改进型8051IP核
- 本发明公开了一种改进型8051IP核，包括ROM模块、译码模块、控制模块、运算模块、RAM模块，相较于现有技术，其具有以下创新：(1)将传统的8051的机器周期改为时钟周期。(2)运算模块使用单周期除法器和单周期乘法器。...
- 易清明陈明敏石敏曾杰麟
- 文献传递
- 桶形移位器在AVS熵解码器中的应用及仿真
- 2011年
- AVS视频解码器作为一种媒体解码器,对实时性有较高的要求,这就要求解码器有较快的解码速度。针对这一技术需要,在AVS熵解码器的设计中,提出了一种用于码流截取的桶形移位器的设计方案。采用Verilog HDL语言进行设计和仿真,实现了码流的正确截取。本设计方案通过采用累加器和移位器的组合来实现数据传输,考虑了解码时延不同导致的木桶效应问题,并对时序进行了优化,使解码速度得到了提升。
- 陈礼升易清明石敏
- 关键词：AVS
- 基于矩阵特征值分解的盲SIMO信道识别算法
- 2006年
- 论文提出了一种有效的基于矩阵特征值分解的多路信道盲辨识算法。与基于预测误差盲辨识方法不同,新的算法不要求输入信号独立同分布,甚至输入信号可以是非平稳的。与最小均方盲辨识算法相比,这种新算法对信道时延阶数估计有更好的鲁棒性。最后实验演示了新算法的有效性。
- 易清明石敏
- 关键词：盲信道识别特征值分解
- 一种图像目标检测方法及系统
- 本发明涉及机器视觉技术领域，提出一种图像目标检测方法及系统，包括以下步骤：构建用于图像目标检测的第一网络模型、第二网络模型和第三网络模型；其中，第一网络模型、第二网络模型和第三网络模型中包括特征提取模块、特征融合模块和输...
- 骆爱文李媛路畅刘旭彬陈之奂郑烨易清明
- 基于Karatsuba和Vedic算法的快速单精度浮点乘法器
- 2021年
- 针对现有的单精度浮点乘法器存在运算速度慢的问题,该文设计了一种融合Karatsuba算法和Vedic算法两者优点的快速单精度浮点乘法器。该文利用Karatsuba算法减少单精度浮点乘法器的乘法运算次数,将24 bit尾数的乘法运算分解为少位数乘法运算,获得基于3 bit和4 bit的尾数乘法架构;进一步地,利用Vedic算法对单精度浮点乘法器的尾数乘法架构进行优化,利用复杂度低、速度快的加法器实现了Karatsuba算法分解后的3 bit和4 bit的两个基本乘法运算,提高了运算速度。仿真及FPGA验证结果表明,该文设计的单精度浮点乘法器相对于基于传统的Karatsuba算法的单精度浮点乘法器、基于Vedic算法的单精度浮点乘法器,其最大运行时钟频率分别提高了约5倍和2倍。
- 易清明符清杆石敏石敏陈嘉文
- 关键词：乘法运算
- 一种可用于辐照剂量计的新型器件
- 2000年
- 应用高纯氮携带液氧蒸气作为氧源的热氧化技术和 Si H4- NH3体系 L PCVD技术 ,制作对辐照吸收有明显响应的 MNOS器件 ,在 10 3～ 10 5 Gys剂量范围内其平带电压漂移值随辐照剂量的增加按指数规律衰减。样品接受辐照是非破坏性的 ,在接受 5× 10 5 Gys的大剂量辐照后 ,通过简单的正负脉冲电压处理就可恢复到初始状态 ,并在接受新的辐照时以同样的规律给出响应 。
- 易清明黄君凯刘竞云刘毓耿
- 关键词：LPCVD
- 基于改进的Booth编码和Wallace树的乘法器优化设计被引量：12
- 2016年
- 针对当前乘法器设计难于兼顾路径延时和版图面积的问题,设计一种新型的32位有符号数乘法器结构。其特点是:采用改进的Booth编码,生成排列规则的部分积阵列,所产生的电路相比于传统的方法减小了延时与面积;采用由改进的4-2压缩器和3-2压缩器相结合的新型Wallace树压缩结构,将17个部分积压缩为2个部分积只需经过10级异或门延时,有效地提高了乘法运算的速度。设计使用FPGA开发板进行测试,并采用基于SMIC 0.18μm的标准单元工艺进行综合,综合结果显示芯片面积为0.1127 mm^2,关键路径延时为3.4 ns。实验结果表明,改进后的乘法器既减少了关键路径延时,又缩小了版图面积。
- 石敏王耿易清明
- 关键词：乘法器BOOTH编码WALLACE树
- 基于多连接编码小波池化的实时图像语义分割方法及系统
- 本发明公开了基于多连接编码小波池化的实时图像语义分割方法，包括：对原始输入特征图进行初步特征提取，得到初始特征信息；将初始特征信息与第一输入图像进行拼接，得到浅层特征图；对浅层特征图进行小波池化操作后再进行逐步特征融合提...
- 易清明王渝石敏骆爱文
