您的位置： 专家智库 > >

梁洪昌

作品数：1 被引量：5H指数：1
供职机构：中国科学院上海冶金研究所上海微系统与信息技术研究所更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 1篇中文期刊文章

领域

  • 1篇电子电信

主题

  • 1篇电路
  • 1篇硬件
  • 1篇硬件描述语言
  • 1篇数字式
  • 1篇专用集成电路
  • 1篇描述语言
  • 1篇集成电路
  • 1篇VERILO...

机构

  • 1篇中国科学院上...

作者

  • 1篇梁洪昌
  • 1篇须国宗

传媒

  • 1篇微处理机

年份

  • 1篇1996
共 1 条 记 录，以下是 1-1
全选 清除 导出
排序方式：
Verilog-HDL在数字ASIC设计上的应用被引量：5
1996年
本文探索了在CADENCE环境下采用Verilog－HDL工具从顶到下设计ASIC的一般方法。工作着重在单元库的建立和RTL级的逻辑综合与优化技术。从系统功能出发，进行多层次设计，Verilog－HDL设计工具可以提供强有力支持。本文通过一个设计实例介绍了Verilog－HDL设计工具的应用。
须国宗梁洪昌黄焕章
关键词：专用集成电路硬件描述语言数字式
全选 清除 导出
共1页<1>
聚类工具0