您的位置： 专家智库 > >

魏炽频

作品数：12 被引量：0H指数：0
供职机构：清华大学更多>>

合作作者

文献类型

  • 11篇专利
  • 1篇学位论文

主题

  • 5篇电路
  • 5篇信号
  • 3篇寄存器
  • 3篇处理器
  • 2篇点乘
  • 2篇电路结构
  • 2篇电路模块
  • 2篇信号变化
  • 2篇选择器
  • 2篇译码
  • 2篇预处理
  • 2篇指令译码
  • 2篇中断优先级
  • 2篇生成器
  • 2篇输出信号
  • 2篇输入输出
  • 2篇随机数
  • 2篇随机数生成器
  • 2篇总线
  • 2篇总线协议

机构

  • 12篇清华大学

作者

  • 12篇魏炽频
  • 11篇王芳
  • 11篇陈佳佳
  • 11篇李圣龙
  • 11篇郑庆伟
  • 11篇李兆麟
  • 11篇叶剑飞

年份

  • 1篇2014
  • 1篇2013
  • 3篇2012
  • 1篇2011
  • 6篇2010
共 12 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种中断控制器电路结构
本发明提出了一种中断控制器电路结构，包括：事件标志寄存器，用于保存事件标志信号；事件屏蔽寄存器，用于保存事件屏蔽信号；事件组合单元，用于保存组合事件标志信号；通道映射寄存器，用于保存每个通道对应的中断号；中断映射单元，用...
李兆麟魏炽频郑庆伟叶剑飞陈佳佳李圣龙王芳
一种指令分配和预处理指令译码的装置
本发明提出一种指令分配和预处理指令译码的装置，包括：指令分配模块，用于生成指令分配使能信号和下一个周期的指令分配信号；指令判断及选择模块，用于根据来自指令分配模块的指令分配使能信号，生成各个功能单元的指令选择信号，选择并...
李兆麟郑庆伟陈佳佳叶剑飞魏炽频李圣龙王芳
一种具有VLIW架构的数字信号处理器内核的设计与实现
魏炽频
关键词：数字信号处理器超长指令字流水线
一种基于LFSR的外部存储接口的随机测试装置
本发明提出一种基于LFSR的外部存储接口的随机测试装置包括：伪随机数生成模块，用于生成伪随机数；伪随机数寄存模块，用于存储伪随机数；测试激励产生及输出模块，用于根据伪随机数，生成随机测试激励信号；测试模块，用于将读数据信...
李兆麟陈佳佳叶剑飞魏炽频郑庆伟李圣龙王芳
多端口寄存器堆电路
本发明提出一种多端口寄存器堆电路，包括写地址译码器电路和读地址译码器电路，分别与写地址译码器电路和读地址译码器电路相连的第一存储器阵列和第二存储器阵列，以及与第一存储器阵列相连的互为反相的第一输入数据缓冲电路和第三输入数...
李兆麟李圣龙魏炽频叶剑飞郑庆伟陈佳佳王芳
文献传递
一种中断控制器电路结构
本发明提出了一种中断控制器电路结构，包括：事件标志寄存器，用于保存事件标志信号；事件屏蔽寄存器，用于保存事件屏蔽信号；事件组合单元，用于保存组合事件标志信号；通道映射寄存器，用于保存每个通道对应的中断号；中断映射单元，用...
李兆麟魏炽频郑庆伟叶剑飞陈佳佳李圣龙王芳
文献传递
一种基于LFSR的外部存储接口的随机测试装置
本发明提出一种基于LFSR的外部存储接口的随机测试装置包括：伪随机数生成模块，用于生成伪随机数；伪随机数寄存模块，用于存储伪随机数；测试激励产生及输出模块，用于根据伪随机数，生成随机测试激励信号；测试模块，用于将读数据信...
李兆麟陈佳佳叶剑飞魏炽频郑庆伟李圣龙王芳
文献传递
一种指令分配和预处理指令译码的装置
本发明提出一种指令分配和预处理指令译码的装置，包括：指令分配模块，用于生成指令分配使能信号和下一个周期的指令分配信号；指令判断及选择模块，用于根据来自指令分配模块的指令分配使能信号，生成各个功能单元的指令选择信号，选择并...
李兆麟郑庆伟陈佳佳叶剑飞魏炽频李圣龙王芳
文献传递
一种可配置多精度定点乘加装置
本发明提出一种可配置多精度定点乘加装置包括第一级流水线、第二级流水线、第三级流水线和第四级流水线。第一级流水线包括操作数分配器、第一至四booth乘法器；第二级流水线包括部分积分配器、可配置压缩阵列和第一可配置加法器；第...
李兆麟魏炽频叶剑飞郑庆伟陈佳佳李圣龙王芳
一种带事件捕获功能的通用目的输入输出电路
本发明提出一种带事件捕获功能的通用目的输入输出GPIO电路，包括：GPIO基本电路模块；和与所述GPIO基本电路模块相连的事件捕获模块，所述事件捕获模块接收通过所述GPIO基本电路模块输入的输入数据，并接收用户指令，以及...
李兆麟叶剑飞魏炽频郑庆伟陈佳佳李圣龙王芳
文献传递
全选 清除 导出
共2页<12>
聚类工具0