基于40 nm CMOS工艺,设计了一款高增益的低噪声放大器芯片。该芯片的拓扑架构采用了变压器输入匹配技术和正反馈同相放大技术,以提高输入匹配程度和增益。通过在传统共源共栅结构的输入级引入有源偏置网络及变压器匹配网络,实现的芯片在仿真环境下不仅能够在常温条件下稳定工作,还展现出-40℃~125℃范围内的优越性能。因此,该设计可用于不同温度环境下毫米波频段的收发机接收端口,并且有着一定的温度稳定特性。该低噪声放大器芯片的版图尺寸为0.383 mm×0.694 mm。版图后仿真结果显示,在24~27 GHz的工作频段内,该低噪声放大器常温下实现了低于4.96 d B的噪声系数、18.11 d B的最大增益、小于-16.08 d B的输入回波损耗和小于-11.54 d B的输出回波损耗。此外,该低噪声放大器设计还具有输入P_(1dB)为-20.36 d Bm、直流功耗P_(diss)为12.8 m W等优异指标。
