王剑非 作品数:8 被引量:3 H指数:1 供职机构: 公安部第一研究所 更多>> 发文基金: 国家科技重大专项 更多>> 相关领域: 自动化与计算机技术 电子电信 更多>>
基于SD Memory/SDIO接口的信息安全设备 本实用新型公开一种基于SD Memory/SDIO接口的信息安全设备,其包括用于运行固件程序和用户程序、存储操作系统与用户私密信息、控制大容量闪存及设备与主机进行通讯的控制器,该控制器包括有大容量存储器、嵌入式存储器、多... 王剑非 刘光耀 王志宇 刘文静 蒋庆生文献传递 基于协处理器的嵌入式高速加解密子系统研究 2014年 加解密子系统是安全芯片的核心模块,该系统的运算速率直接影响到了整个安全芯片的性能。本文提出了一种嵌入式高速加解密子系统,属于国家十二五科技重大专项的科研成果。该系统设计并采用了一种新型协处理器——数据流控制单元(Flow Control Unit,FCU),另外还采用了软件流水线、AHB-Lite总线等多种加速策略。经实际测试检验,该加解密子系统成功实现了SM1高速加解密功能,从而对嵌入式信息安全产品的SOC设计提供了有力参考。 张锋 王剑非 李萍萍关键词:安全芯片 SM 基于嵌入式CPU的加解密子系统 2014年 针对信息安全等级和应用场合变化时IP级复用的片上系统(SoC)集成验证效率低的问题,提出一种基于嵌入式CPU的加解密子系统。子系统包括RSA,DES,AES等多种加解密模块,通过硬件上的参数配置,构造满足不同信息安全应用和等级的子系统;采用低功耗高性能的嵌入式CPU,作为SoC中主CPU的协处理器,控制各加解密模块的工作,可减少对主CPU的访问,以降低功耗。将经过验证的加解密子系统作为整体集成到SoC中,实现子系统复用,可减少SoC设计和集成工作量,降低SoC验证难度;利用门控时钟技术,根据各加解密模块的工作状态管理时钟,从而降低加解密子系统的功耗。采用CKSoC设计集成方法,在SoC集成工具平台上可快速集成不同配置下的基于嵌入式CPU的加解密子系统。实验结果表明,构造子系统后的SoC设计和验证工作量明显减少,提高了工作效率。 王剑非 马德 熊东亮 陈亮 黄凯 葛海通关键词:高级加密标准 数据加密标准 基于CK-Core的安全芯片Bootloader开发与应用 被引量:3 2013年 随着嵌入式技术的快速发展,多接口和多功能的Bootloader得到越来越多的应用,但其设计开发过程却非常复杂。为了实现定制安全芯片的软硬件初始化,并成功下载其片内操作系统(COS),设计并实现了一种支持多接口和多功能的Bootloader。该Bootloader根据安全芯片及其CK-Core CPU的结构特点开发,程序结构简洁高效,对Bootloader的设计和开发提供了有力参考。 张锋 刘光耀 王剑非关键词:嵌入式系统 BOOTLOADER COS 安全芯片 基于USB接口的3G加密上网卡及其通信方法 本发明提供一种基于USB接口的3G加密上网卡及其通信方法,其中硬件部分包括:接口模块、安全加密模块、3G上网模块、电源管理电路。其中,USB2.0接口模块用以与计算机主机建立通信连接的;安全加密模块其包括安全IC以及外围... 王剑非 刘光耀 刘文静 蒋庆生 钱志红 刘衍斐 史胜伟 潘冀宁文献传递 基于USB接口的3G加密上网卡 本实用新型提供一种基于USB接口的3G加密上网卡,其中硬件部分包括:接口模块、安全加密模块、3G上网模块、电源管理电路。其中,USB2.0接口模块用以与计算机主机建立通信连接的;安全加密模块其包括安全IC以及外围电路,用... 王剑非 刘光耀 刘文静 蒋庆生 钱志红 刘衍斐 史胜伟 潘冀宁文献传递 用于加解密流程控制的协处理器 2013年 本文设计与实现了一种专用于加解密流程控制的协处理器.协处理器根据特定的应用需求,自定义了一种精简的8位指令集,同时采用与SoC系统一致的32位数据位宽设计.协处理器采用三级流水线设计,数据旁路的设计解决了流水线中的数据冒险.通过与加解密算法IP联合测试仿真,验证了协处理器能够灵活地完成加解密流程控制工作.通过SM1加密实验,证明了协处理器能够提供较主处理器更好的性能,同时释放大量的主处理器资源,显著提高了SoC的性能.最后DC综合结果显示,该协处理器只占用了很小面积. 王剑非 马德 黄凯杰 陈亮 黄凯 葛海通关键词:指令集 流水线 基于SD Memory/SDIO接口的信息安全设备及数据通信方法 本发明公开了一种基于SD Memory/SDIO接口的信息安全设备,其包括用于运行固件程序和用户程序、存储操作系统与用户私密信息、控制大容量闪存及设备与主机进行通讯的控制器,该控制器包括有大容量存储器、嵌入式存储器、多种... 王剑非 刘光耀 王志宇 刘文静 蒋庆生文献传递