您的位置: 专家智库 > >

贺祥庆

作品数:20 被引量:30H指数:4
供职机构:清华大学更多>>
发文基金:国家自然科学基金“九五”国家科技攻关计划北京市科技计划项目更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 15篇期刊文章
  • 2篇会议论文
  • 2篇专利
  • 1篇科技成果

领域

  • 15篇电子电信
  • 4篇自动化与计算...

主题

  • 13篇电路
  • 10篇集成电路
  • 3篇电荷泵
  • 3篇激励波形
  • 2篇压控
  • 2篇压控振荡器
  • 2篇振荡器
  • 2篇时序逻辑电路
  • 2篇锁相
  • 2篇锁相环
  • 2篇自动生成
  • 2篇拓扑
  • 2篇拓扑图
  • 2篇逻辑
  • 2篇逻辑电路
  • 2篇逻辑拓扑
  • 2篇互连
  • 2篇互连线
  • 2篇缓冲器
  • 2篇计算逻辑

机构

  • 19篇清华大学
  • 1篇北京大学
  • 1篇加州大学

作者

  • 20篇贺祥庆
  • 6篇陈水珑
  • 4篇孙义和
  • 3篇洪先龙
  • 2篇余志平
  • 2篇马昱春
  • 2篇张雷
  • 2篇殷树娟
  • 2篇蔡懿慈
  • 2篇邱翔
  • 2篇高志强
  • 2篇薛冰
  • 1篇管杰
  • 1篇胡苑
  • 1篇王志华
  • 1篇高霆
  • 1篇顾臻
  • 1篇徐飞
  • 1篇詹志勇
  • 1篇陈玉洁

传媒

  • 3篇Journa...
  • 3篇微电子学与计...
  • 3篇微电子学
  • 1篇半导体技术
  • 1篇清华大学学报...
  • 1篇电子器件
  • 1篇国际学术动态
  • 1篇微电子测试
  • 1篇电子科技导报
  • 1篇第十二届全国...
  • 1篇第十一届全国...

年份

  • 1篇2009
  • 4篇2008
  • 1篇2007
  • 1篇2006
  • 2篇2005
  • 1篇2004
  • 1篇2003
  • 2篇2001
  • 1篇2000
  • 3篇1999
  • 1篇1997
  • 1篇1996
  • 1篇1994
20 条 记 录,以下是 1-10
排序方式:
A CMOS Microarray with On-Chip Decoder/Amplifier and Its Integration with a Bio-Nano-System被引量:1
2008年
A fully integrated CMOS bio-chip is designed in a SMIC 0.18μm CMOS mixed signal process and successfully integrated with a novel bio-nano-system. The proposed circuit integrates an array of 4 × 4 (16 pixels) of 19μm × 19μm electrodes,a counter electrode, a current mode preamplifier circuit (CMPA) ,a digital decoding circuit,and control logics on a single chip, It provides a - 1.6- 1.6V range of assembly voltage,Sbit potential resolution, and a current gain of 39.8dB with supply voltage of 1.8V. The offset and noise are smaller than 5.9nA and 25.3pArms,respectively. Experimental resuits from on-chip selective assembly of 30nm poly (ethylene glycol) (PEG) coated magnetic nano-particles (MNPs) targeted at biosensor applications are included and discussed to verify the feasibility of the proposed circuits.
张雷顾臻余志平贺祥庆陈涌
汉字识别专用集成电路测试方法研究
1994年
本文扼要阐述了汉字识别专用集成电路THGA3640的原理和功能。通过分析该电路的逻辑功能,给出测试此类电路的故障模型、测试算法和测试方案,提出了算法测试反写响应法的测试方法AUTRWM(Algorithms Used forTesting and Rewriting Method)。作者应用这种方法得到了一套可信的测试码和比较可信的预期输出测试集和测试图案。通过对该电路大量芯片测试,表明效果较好。
孙义和贺祥庆管杰
关键词:汉字识别专用集成电路
集成电路库开发和IP模块设计
孙义和高志强陈玉洁陈弘毅王志华胡苑贺祥庆向采兰
用于信号处理的IP模块:Gabor变换、复数蝶形运算IP以及JPEG2000功能模块等,用于数据和通讯安全的IP模块:RSA密码模乘模块、IDEA密码模块、SHA256以及ECC处理运算的高速模密模块等,以及其他在SOC...
关键词:
关键词:集成电路设计IP核设计集成电路
A Statistical Method for Characterizing CMOS Process Fluctuations in Subthreshold Current Mirrors被引量:2
2008年
A novel method to characterize CMOS process fluctuations in subthreshold current mirrors (SCM) is reported. The proposed model is succinct in methodology and calculation complexity compared with previous statistical models. However,it provides favorable estimations of CMOS process fluctuations on the SCM circuit, which makes it promising for engineering applications. The model statistically abstracts physical parameters, which depend on the IC process, into random variables with certain mean values and standard deviations, while aggregating all the random impacts into a discrete martingale. The correctness of the proposed method is experimentally verified on an SCM circuit implemented in an SMIC 0.18μm CMOS 1P6M mixed signal process with a conversion factor of 100 in an input range from 100pA to lμA. The pro- posed theory successfully predicts - 10% of die-to-die fluctuation measured in the experiment, and also suggests the -lmV of threshold voltage standard deviation over a single die,which meets the process parameters suggested by the design kit from the foundry. The deviations between calculated probabilities and measured data are less than 8%. Meanwhile, pertinent suggestions concerning high fluctuation tolerance subthreshold analog circuit design are also made and discussed.
张雷余志平贺祥庆
关键词:PROBABILITY
利用COMPASS软件的AutoSpice进行逻辑参数提取被引量:1
1996年
本文简单介绍了COMPASS软件的AutoSpice工具,给出了利用该工具进行逻辑参数提取的一般过程.各有关文件并给出一些实例。
陈水珑贺祥庆
关键词:IC
一类时序逻辑电路的激励波形自动生成
该文提出了对一类时序逻辑电路进行逻辑参数提取时用于SPICE模拟的激励波形自动生成方法,利用该方法可以很快产生这类时序电路的模拟激励波形,从而可以加快逻辑参数的提取过程,保证参数提取激励波形的正确性。
陈水珑贺祥庆
关键词:激励波形集成电路
文献传递网络资源链接
全芯片互连线功耗最优的布局阶段缓冲器规划方法
全芯片互连线功耗最优化的布局阶段缓冲器规划方法属于互连线设计优化技术领域,其特征在于,含有以下步骤:读入模块信息及互连线信息,建立电路的逻辑拓扑,边状态初始化为1,计算模块间互连线的时间松弛量,计算逻辑拓扑图中各边权重,...
马昱春贺祥庆洪先龙蔡懿慈邱翔
文献传递
全芯片互连线功耗最优的布局阶段缓冲器规划方法
全芯片互连线功耗最优化的布局阶段缓冲器规划方法属于互连线设计优化技术领域,其特征在于,含有以下步骤:读入模块信息及互连线信息,建立电路的逻辑拓扑,边状态初始化为1,计算模块间互连线的时间松弛量,计算逻辑拓扑图中各边权重,...
马昱春贺祥庆洪先龙蔡懿慈邱翔
文献传递
快速电路模拟工具Star-Sim应用
本文介绍一种新的快速电路模拟工具Star-Sim,它具有高速度、高精度的特点,特别适合于对大规模电路进行模拟.文中介绍了Star-Sim的技术特点和模拟流程,并通过全版图电路模拟实例比较Star-Sim和通有电路模拟工具...
谷晓云陈水珑贺祥庆
关键词:集成电路
文献传递
布图设计自动化研究现状
1999年
1998年6月15~19日,在美国旧金山举行的第3届国际设计自动化会议(Design Au-tomation Conference),是电子CAD方面规模最大、水平最高的世界范围学术会议。会议期间同时举办IC CAD产品展览会。我国电子工业部组团参加会议,中国华大集成电路设计中心在CAD产品展览会上展出了我国自主开发的熊猫2000VLSI CAD系统。
洪先龙贺祥庆
关键词:设计自动化布图设计深亚微米工艺布图规划集成电路展览会
共2页<12>
聚类工具0