公共文化服务平台

共 8 条记录，以下是 1-8

全选清除导出

排序方式：

基于时延搜索的SRAM建立时间快速提取方法: 2011年; 片上系统包含的嵌入式存储器数量在迅速增加,这需要高速的提取静态随机存储器(SRAM)时序的方法.传统的SRAM建立时间提取方法(search based for setup time,sbSetup)耗时过大,严重影响了定制电路SRAM的设计周期.针对该问题提出一种基于时延搜索的SRAM建立时间快速提取方法(search delay based for setup time,sdbSetup),该方法通过仿真影响建立时间的局部电路,并利用基于路径延时方法(delay based for setup time,db-Setup)来确定比较精确的时间窗,再运用二分迭代法来提取建立时间.该方法从减少仿真电路的规模和确定精确的时间窗两个方面来优化提取时间.仿真实验表明:与sbSetup方法相比,sdbSetup方法不仅能提供准确的建立时间,而且提取速度平均提高了60倍.; 黄雪维张培勇吕冬明郑丹丹严晓浪; 关键词：静态随机存储器锁存器

基于自主嵌入式处理器的半自定制物理设计方法研究: 随着集成工艺的不断发展，集成电路设计进入了以纳米为代表的SOC(System On Chip)时代。庞大的电路设计规模以及深亚微米条件下各种全新的工艺设计问题，都为集成电路的物理设计提出了新的挑战。如何改进物理设计的方法...; 吕冬明; 关键词：时钟偏差; 文献传递

一种基于标准单元库扩展的乘法器的ECO优化方法: 本发明涉及一种基于标准单元库扩展的乘法器的ECO优化方法。现有优化方法受限于库中标准单元有限的驱动能力，无法实现最短路径延时。本发明方法首先生成扩展单元的版图，然后对扩展单元进行特征化，得到扩展单元库，扩展单元特征化包括...; 曾宪恺严晓浪郑丹丹吕冬明葛海通; 文献传递

基于双阈值电压分配算法的芯片功耗优化设计: 2014年; 从电路的静态功耗出发,提出了一种基于双阈值电压分配算法来优化电路静态功耗的方法。在不影响电路时序性能的基础上,该算法能有效地区分电路中的关键节点和非关键节点,使得分配在高阈值电压的单元数量最大化,从而实现静态功耗最小化。基于TSMC 40 nm工艺对32位嵌入式CPU采用该双阈值电压分配算法和现有的算法进行对比验证。实验表明,该算法可使芯片的静态功耗降低16.6%,优化时间缩短95.2%,是一种有效的降低芯片静态功耗的方法。; 冉帆郑丹丹张培勇严晓浪吕冬明葛海通; 关键词：功耗优化静态时序分析

基于标准单元库扩展的快速乘法器设计被引量：5: 2012年; 设计并实现17×17 bit带符号数字乘法器。为了提高乘法器的性能,采用改进的Booth编码算法、Wal-lace树型结构以及基于标准单元库扩展的设计方法。该方法使用逻辑功效模型分析乘法器的关键路径,通过构造驱动能力更为完备的单元以实现关键路径中每一级门功效相等,从而得到最短路径延时。将TSMC 90 nm标准单元库扩展得到扩展单元库,使用两个单元库版图分别实现数字乘法器,基于扩展单元库实现的乘法器速度提升10.87%。实验结果表明,基于标准单元库扩展的半定制设计方法可以有效提升电路的性能,这种方法尤其适用于电路负载过大的情况。; 曾宪恺郑丹丹严晓浪吕冬明葛海通; 关键词：乘法器 WALLACE树

基于粒子群优化算法的有用时钟偏差规划被引量：1: 2010年; 针对超深亚微米集成电路SOC设计中时钟偏差优化设计的难题,提出一种基于粒子群优化(PSO)算法的有用时钟偏差规划方法.在电路中引入有用偏斜,通过惯性权重线性递减的自适应PSO算法对关键路径上时钟输入端的延时进行调整,并采用最差时间违反作为适应函数对有用时钟偏差进行全局搜索寻求最优解,从而减小电路的时钟周期,优化电路的时序性能.与现有的经典图论算法相比,该方法通过优化组合逻辑的延时,可以找到更优解.应用该算法对32位嵌入式CPU进行优化计算,实验结果证明了该方法的正确性和有效性.; 郑丹丹张培勇吕冬明严晓浪; 关键词：粒子群优化

一种基于标准单元库扩展的乘法器的ECO优化方法: 本发明涉及一种基于标准单元库扩展的乘法器的ECO优化方法。现有优化方法受限于库中标准单元有限的驱动能力，无法实现最短路径延时。本发明方法首先生成扩展单元的版图，然后对扩展单元进行特征化，得到扩展单元库，扩展单元特征化包括...; 曾宪恺严晓浪郑丹丹吕冬明葛海通

新型时延可控时钟网络驱动器及其应用被引量：1: 2008年; 传统的时钟偏差调整方法在应用于超深亚微米工艺时，由于流程各阶段时序一致性的降低会产生失效问题．为此，提出了一种可重构的时延可控时钟网络驱动器（DCCB）的物理设计．该设计可以通过内部结构的重新配置来改变CMOS管的连接方式、连接级数以及各级的驱动能力，从而获得不同的传输延时．利用此特性，基于电路版图时序分析，通过重构DCCB单元进行时钟偏差调整，优化时钟周期．实验结果表明，与传统方法相比，此方法对时钟周期的缩减比例提高了10％～17％，而芯片面积及功耗保持不变．; 吕冬明张培勇严晓浪郑丹丹何仙娥; 关键词：时钟树

全选清除导出

共1页<1>

吕冬明