您的位置： 专家智库 > >

周毅

作品数：12 被引量：3H指数：1
供职机构：中国电子科技集团第五十八研究所更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 8篇专利
  • 4篇期刊文章

领域

  • 6篇电子电信

主题

  • 6篇电路
  • 5篇ESD保护
  • 5篇ESD保护结...
  • 4篇偏置
  • 3篇单粒子
  • 3篇电路结构
  • 3篇延时电路
  • 3篇输入信号
  • 3篇锁存
  • 3篇脉冲
  • 3篇脉冲宽度
  • 3篇集成电路
  • 3篇衬底
  • 2篇多晶
  • 2篇多晶硅
  • 2篇多晶硅栅
  • 2篇氧化层
  • 2篇栅氧化
  • 2篇栅氧化层
  • 2篇隔离区

机构

  • 12篇中国电子科技...
  • 1篇东南大学

作者

  • 12篇周毅
  • 11篇罗静
  • 6篇周昕杰
  • 5篇薛忠杰
  • 3篇高国平
  • 3篇徐睿
  • 3篇王栋
  • 3篇胡永强
  • 2篇桂江华
  • 1篇于宗光
  • 1篇李蕾蕾
  • 1篇申柏泉
  • 1篇钱黎明
  • 1篇陈嘉鹏
  • 1篇邹巧云

传媒

  • 3篇电子与封装
  • 1篇物理学报

年份

  • 1篇2014
  • 1篇2013
  • 5篇2012
  • 5篇2011
共 12 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
辐照下背栅偏置对部分耗尽型绝缘层上硅器件背栅效应影响及机理分析被引量：1
2012年
基于部分耗尽型绝缘层上硅(SOI)器件的能带结构,从电荷堆积机理的电场因素入手,为改善辐照条件下背栅Si/SiO_2界面的电场分布,将半导体金属氧化物(MOS)器件和平板电容模型相结合,建立了背栅偏置模型.为验证模型,利用合金烧结法将背栅引出加负偏置,对NMOS和PMOS进行辐照试验,得出:NMOS背栅接负压,可消除背栅效应对器件性能的影响,改善器件的前栅I-V特性;而PMOS背栅接负压,则会使器件的前栅I-V性能恶化.因此,在利用背栅偏置技术改善SOI/NMOS器件性能的同时,也需要考虑背栅偏置对PMOS的影响,折中选取偏置电压.该研究结果为辐照条件下部分耗尽型SOI/MOS器件背栅效应的改善提供了设计加固方案,也为宇航级集成电路设计和制造提供了理论支持.
周昕杰李蕾蕾周毅罗静于宗光
关键词：总剂量效应背栅效应
一种基于状态保存机制的抗单粒子锁存结构
本发明涉及一种基于状态保存机制的抗单粒子锁存结构，其包括信号延时电路及抗单粒子锁存电路；信号延时电路的延时时间大于单粒子瞬态扰动产生的最大脉冲宽度；抗单粒子锁存电路同时接收并比较外部输入信号及所述外部输入信号经过信号延时...
周昕杰薛忠杰王栋罗静徐睿周毅
文献传递
SOI/CMOS集成电路电源与地之间的ESD保护结构
本发明涉及一种SOI/CMOS集成电路电源与地之间的ESD保护结构，其包括SOI基板，所述SOI基板包括硅膜；所述硅膜上设置有源区，所述有源区的外圈设有隔离区；所述有源区包括第一导电类型扩散区，所述第一导电类型扩散区的外...
罗静薛忠杰周昕杰胡永强周毅
文献传递
一种基于状态保存机制的抗单粒子锁存结构
本实用新型涉及一种基于状态保存机制的抗单粒子锁存结构，其包括信号延时电路及抗单粒子锁存电路；信号延时电路的延时时间大于单粒子瞬态扰动产生的最大脉冲宽度；抗单粒子锁存电路同时接收并比较外部输入信号及所述外部输入信号经过信号...
周昕杰薛忠杰王栋罗静徐睿周毅
文献传递
一种基于部分耗尽型SOI工艺的ESD保护结构
本发明涉及一种基于部分耗尽型SOI工艺的ESD保护结构，其使用SOI工艺中普通的增强型PMOS管，不需做衬底接触，使用PMOS管源端的P+/N阱寄生二极管对N阱进行偏置；PMOS管的栅极使用钳位电路进行偏置。提高了利用反...
高国平周毅罗静
SOC中的MBIST设计被引量：2
2011年
随着超大规模集成电路的发展,设计的集成度越来越高,基于IP的SOC设计正在成为IC设计的主流。为了确保SOC的功能正确,可测性设计(Design for Test,简称DFT)显得尤为关键。DFT设计包括扫描设计、JTAG设计和BIST设计。另外,当前SOC芯片中集成了大量的存储器,为了确保存储器没有故障,基于存储器的内建自测试显得很有必要。文章主要阐述如何用ARM JTAG来控制MBIST,这样既能节约硬件开销又能达到DFT设计的目的。
桂江华钱黎明申柏泉周毅
关键词：SOCJTAG内建自测试
超高频射频设别应答器调制可解析模型研究(英文)
2011年
文章描述了一种应用于超高频无源射频识别应答器背散射调制的可解析模型。我们采用单个MOS管进行幅度键控调制,并分析了调制器的输入阻抗在"开启"和"关闭"模式下的具体情况,使得优化调制电路、获得更理想的能效变得更为简单。该模型在SMIC 0.13μm 1P8M混合型号工艺上得到验证,仿真结果和模型预测吻合度很高。
周毅罗静桂江华
关键词：反射系数
一种基于部分耗尽型SOI工艺的ESD保护结构
本实用新型涉及一种基于部分耗尽型SOI工艺的ESD保护结构，其使用SOI工艺中普通的增强型PMOS管，不需做衬底接触，使用PMOS管源端的P+/N阱寄生二极管对N阱进行偏置；PMOS管的栅极使用钳位电路进行偏置。提高了利...
高国平周毅罗静
文献传递
一种基于部分耗尽型SOI工艺的ESD保护结构
本发明涉及一种基于部分耗尽型SOI工艺的ESD保护结构，其使用SOI工艺中普通的增强型PMOS管，不需做衬底接触，使用PMOS管源端的P+/N阱寄生二极管对N阱进行偏置；PMOS管的栅极使用钳位电路进行偏置。提高了利用反...
高国平周毅罗静
文献传递
0.6μm SOI NMOS器件ESD性能分析及应用
2011年
ESD设计是SOI电路设计技术的主要挑战之一,文章介绍了基于部分耗尽0.6μm SOI工艺所制备的常规SOI NMOS器件的ESD性能,以及采用改进方法后的SOI NMOS器件的优良ESD性能。通过采用100ns脉冲宽度的TLP设备对所设计的SOI NMOS器件的ESD性能进行分析,结果表明:SOI NMOS器件不适合直接作为主要器件承担SOI电路的ESD保护作用,但通过采用工艺优化、设计结构改进等方法优化后,可以作为SOI输出缓冲器或电源与地之间ESD主要保护器件使用,承担SOI电路ESD保护的重要作用。
罗静胡永强周毅邹巧云陈嘉鹏
关键词：静电放电GGNMOS
全选 清除 导出
共2页<12>
聚类工具0