杨立群
- 作品数：17 被引量：11H指数：2
- 供职机构：中国科学院电子学研究所更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 一种基于与非锥簇架构FPGA输入交叉互连设计优化方法被引量：2
- 2016年
- 该文针对与非锥(And-Inverter Cone,AIC)簇架构FPGA开发中面临的簇面积过大的瓶颈问题,对其输入交叉互连设计优化进行深入研究,在评估优化流程层次,首次创新性提出装箱网表统计法对AIC簇输入和反馈资源占用情况进行分析,为设计及优化输入交叉互连结构提供指导,以更高效获得优化参数。针对输入交叉互连模块,在结构参数设计层次,首次提出将引脚输入和输出反馈连通率分离独立设计,并通过大量的实验,获得最优连通率组合。在电路设计实现层次,有效利用AIC逻辑锥电路结构特点,首次提出双相输入交叉互连电路实现。相比于已有的AIC簇结构,通过该文提出的优化方法所得的AIC簇自身面积可减小21.21%,面积制约问题得到了明显改善。在实现MCNC和VTR应用电路集时,与Altera公司的FPGA芯片Stratix IV(LUT架构)相比,采用具有该文所设计的输入交叉互连结构的AIC架构FPGA,平均面积延时积分别减小了48.49%和26.29%;与传统AIC架构FPGA相比,平均面积延时积分别减小了28.48%和28.37%,显著提升了FPGA的整体性能。
- 黄志洪李威杨立群江政泓魏星林郁杨海钢
- 关键词：连通率
- 一种用于加速FPGA设计空间探索的电路特性驱动半监督建模方法被引量：3
- 2015年
- 该文提出一种电路特性驱动的半监督建模方法来探索FPGA架构设计空间。通过加入电路特性作为输入来构建一个通用的FPGA性能模型,该方法能够精确预测指定电路在特定FPGA架构上实现的性能。实验结果显示该方法在预测电路在FPGA上实现的面积时,平均相对误差达到6.25%;预测延时时,平均相对误差可达4.23%,具有与半监督模型树(Semi-supervised Model Tree,SMT)方法可比的预测精度。同时,该文方法加速了FPGA性能建模过程,与SMT方法比较,在6核Intel服务器平台Intel Xeon E7-4807上,探索具有百万架构的FPGA设计空间时,该文方法可将时间成本由500 h降低为250 h。
- 杨立群李威黄志洪孙嘉斌杨海钢
- 关键词：电路特性
- 集成辅助逻辑运算单元的可编程逻辑模块
- 本发明提供了一种集成辅助逻辑运算单元的可编程逻辑模块。该可编程逻辑模块包括：主逻辑单元模块，包括至少一个逻辑单元，该主逻辑单元模块具有O<Sub>1</Sub>个输出端口；辅助逻辑运算单元，其O<Sub>1</Sub>个...
- 黄志洪杨立群魏星李威江政泓林郁涂开辉杨海钢
- 一种基于与或非结构的可编程逻辑单元
- 本发明公开了一种基于与或非结构的可编程逻辑单元，其包括与或非基本单元，所述与或非基本单元在SRAM存储单元的输出控制信号的控制下实现第一输入数据和第二输入数据“与非”或者“或非”的功能；其中，所述与或非基本单元包括：上拉...
- 黄志洪韦援丰杨立群李威魏星江政泓林郁杨海钢
- 文献传递
- 一种基于与或非结构的可编程逻辑单元
- 本发明公开了一种基于与或非结构的可编程逻辑单元，其包括与或非基本单元，所述与或非基本单元在SRAM存储单元的输出控制信号的控制下实现第一输入数据和第二输入数据“与非”或者“或非”的功能；其中，所述与或非基本单元包括：上拉...
- 黄志洪韦援丰杨立群李威魏星江政泓林郁杨海钢
- 文献传递
- 一种包含可定制熔丝配置模块的可编程逻辑电路
- 本发明公开了一种可定制的可编程逻辑电路，其配置位由可定制的静态存储器(SRAM)配置单元和可切换为熔丝位控制的可定制熔丝配置单元共同构成。在实现定制电路时，按照一定流程，通过更改有限层金属掩膜版，实现将部分电路功能固化，...
- 杨海钢黄志洪陈柱佳张丹丹李威高丽江杨立群
- 文献传递
- 一种基于与或非结构的可编程逻辑单元
- 本发明公开了一种基于与或非结构的可编程逻辑单元，其包括与或非基本单元，所述与或非基本单元在SRAM存储单元的输出控制信号的控制下实现第一输入数据和第二输入数据“与非”或者“或非”的功能；其中，所述与或非基本单元包括：上拉...
- 黄志洪韦援丰杨立群李威魏星江政泓林郁杨海钢
- 文献传递
- 基于与非锥的新型FPGA逻辑簇互连结构研究
- 2015年
- 该文针对新型FPGA可编程逻辑单元与非锥(And-Inverter Cone,AIC)的结构特性,提出一系列方案以得到优化的逻辑簇互连结构,包括:移除输出级交叉矩阵,单级反相交叉矩阵,低负载电路优化,将反馈和输出选择功能分开,限制AIC输出级数的基础上移除中间级交叉矩阵,与LUT架构进行混合等。通过大量的实验,得出针对面积延时积最优的AIC簇互连结构,与Altera公司的FPGA芯片Stratix-IV结构相比,该结构逻辑功能簇本身面积减小9.06%,MCNC应用电路集在基于优化的AIC FPGA架构上实现的平均面积延时积减小40.82%,VTR应用电路集平均面积延时积减小17.38%;与原有的AIC结构相比,簇面积减小23.16%,MCNC应用电路集平均面积延时减小27.15%,VTR应用电路集平均面积延时积减小15.26%。
- 黄志洪杨海钢杨立群李威江政泓林郁
- 一种基于与或非结构的可编程逻辑单元
- 本发明公开了一种基于与或非结构的可编程逻辑单元，其包括与或非基本单元，所述与或非基本单元在SRAM存储单元的输出控制信号的控制下实现第一输入数据和第二输入数据“与非”或者“或非”的功能；其中，所述与或非基本单元包括：上拉...
- 黄志洪韦援丰杨立群李威魏星江政泓林郁杨海钢
- 文献传递
- 一种SRAM型FPGA互连资源的位流码配置方法被引量：2
- 2016年
- 针对静态随机存取存储器(SRAM)型现场可编程门阵列(FPGA)位流码配置问题,提出一种自动配置互连资源的方法。该方法从描述FPGA结构的行为级Verilog文件中,采用基于端口映射的记忆FPGA配置模型搜索(MCMS)算法自动提取互连资源的配置位模型,然后结合布线结果生成布线路径上互连资源的位流码。实验结果表明,对于包含30 Mb配置位的3 000万门SRAM型同质FPGA,采用人工方法提取互连资源配置位模型需要6天时间,而采用端口映射MCMS算法仅需要29分钟,效率提高了298倍;对于同等规模的异质FPGA,采用人工方法需要7天时间,而采用端口映射MCMS算法仅需26分钟,效率提高了394倍。该算法作为一种通用的互连资源配置位模型提取方法,可以应用于不同的FPGA芯片。在缩短位流码配置时间的同时,提高位流码配置的准确性。
- 李智华黄娟李威杨立群黄俊英黄俊英
- 关键词：现场可编程门阵列
