李博
- 作品数：6 被引量：7H指数：2
- 供职机构：中国科学院微电子研究所更多>>
- 发文基金：国家自然科学基金更多>>
- 相关领域：电子电信更多>>
- 基于PDSOI的锁相环电路单粒子瞬变敏感性研究
- 2017年
- 分析了一款基于0.35μm PDSOI工艺的锁相环(PLL)电路的抗单粒子瞬变(SET)能力,利用相位抖动为表征参数评估SET对PLL电路的影响与产生影响的可能性.电路级仿真采用优化过的SET注入模型,提高了仿真预测的准确程度.分析了PLL电路的SET敏感节点与敏感工作状态,仿真与激光测试表明,分频器(DIV)与输出低压正发射极耦合逻辑(LVPECL)是最敏感的电路模块,其内部节点的敏感性与节点分布和电路工作状态关系密切.最恶劣情况下相位抖动可达输出周期的一半左右,分析结果有助于抗SET加固设计.
- 于猛曾传滨闫薇薇李博高林春罗家俊韩郑生
- 关键词：锁相环相位抖动
- PDSOI工艺下单粒子瞬态脉冲宽度分析被引量：1
- 2016年
- 单粒子瞬态脉冲宽度是评价电子系统软错误率的重要参数之一。针对0.13μm、部分耗尽型绝缘体上硅(PDSOI)工艺下的反相器链,解析地计算了反相器中产生的单粒子瞬态脉冲宽度,仿真了产生的单粒子瞬态脉冲在反相器链中传播时的临界脉冲宽度和传输率随级数变化情况。仿真结果表明,单粒子瞬态脉冲宽度的大小在几十皮秒到几百皮秒之间,反相器链的级数对临界脉冲宽度和传输率影响较大。最后仿真得到在输入单粒子瞬态脉冲宽度较小时,建立保持时间与输入脉冲宽度有关。该结果有利于电气掩蔽建模和锁存掩蔽建模准确性的提高。
- 吴驰毕津顺李博李彬鸿罗家俊韩郑生
- 关键词：脉冲宽度
- 锁相环敏感模块的单粒子效应与设计加固
- 2015年
- 应用于航天工程的锁相环（PLL）电路遭受太空高能粒子轰击时会发生单粒子效应（SEE）,引起电路失锁,对系统造成灾难性影响。分析了鉴频鉴相器（PFD）和分频器（DIV）模块的单粒子效应导致失锁的机理,运用改进的双互锁结构（DICE）的锁存器和冗余触发器电路分别对其进行设计加固（RHBD）,基于0.35μm CMOS工艺设计了加固的锁相环电路。仿真结果表明,加固PLL可以对输入20-40 MHz的信号完成锁定并稳定输出320-640 MHz的时钟信号。在250 f C能量单粒子轰击下加固后PFD模块不会造成PLL失锁,加固DIV模块的敏感节点数目降低了80%。
- 鲍进华李博曾传滨高林春毕津顺刘海南罗家俊
- 应用于Buck电路的滑模算法研究
- 2017年
- 将滑模控制算法应用于Buck转换器的控制中,获得了快的收敛速度和良好的鲁棒性。这种控制策略可在FPGA上实现。为实现滑模控制算法,提出了一种基于拓扑结构的观测器,解决了传统观测器中传感器成本较高的问题,适用于多种开关电源结构。实验结果表明,应用滑模控制算法的Buck转换器在出现负载变化时具有很强的稳定性。
- 王典李博赵宇红李彬鸿罗家俊林雪芳阿拉.布鲁诺
- 关键词：滑模控制算法BUCK变换器拓扑结构观测器
- 一种基于标准CMOS工艺实现的锁相环电路被引量：3
- 2016年
- 基于3.3 V 0.35μm TSMC 2P4M CMOS工艺,设计并实现了一款高速锁相环电路。该电路的压控振荡器(VCO)采用环形结构,由电压-电流转换电路和差分延时环路组成,保证频率范围的同时也兼顾面积和相位噪声,版图面积只有0.03 mm^2。测试结果显示,VCO输出频率范围为387.2~851.2 MHz。锁相环分频比为32,当输入信号为15 MHz时,VCO输出信号频率为480 MHz,其8分频输出信号在频偏1 MHz处的相位噪声为-118 d Bc/Hz,时间间隔误差(Time Interval Error,TIE)抖动的均方根值为25.27 ps。
- 鲍进华吕荫学李博曾传滨毕津顺罗家俊
- 关键词：锁相环压控振荡器相位噪声抖动
- 极端低温下硅基器件和电路特性研究进展被引量：3
- 2015年
- 讨论了在极端低温下,硅基半导体在器件级和电路级特性的研究进展。在器件级,分析了极端低温下体硅器件和SOI器件常规电学特性的异常变化,讨论了一些只在极端低温下出现的特殊效应,如载流子冻结效应,阐述了极端低温下提取器件参数的方法。在电路级,分析了极端低温下反相器、CMOS运算放大器和DRAM的性能相对于常温下的变化,对比了极端低温下不同结构的电路在性能和稳定性方面的差异。最后,介绍了国内外相关研究领域的现状,并提出了未来极端低温微电子技术的发展方向。
- 解冰清毕津顺李博罗家俊
- 关键词：金属-氧化物-半导体绝缘体上硅
