2025年2月8日
星期六
|
欢迎来到叙永县图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
李超
作品数:
2
被引量:12
H指数:2
供职机构:
首都师范大学信息工程学院
更多>>
发文基金:
北京市自然科学基金
国家自然科学基金
更多>>
相关领域:
电子电信
自动化与计算机技术
更多>>
合作作者
邱柯妮
高可靠嵌入式系统技术北京市工程...
张伟功
首都师范大学信息工程学院
罗俊鹏
首都师范大学信息工程学院
徐远超
首都师范大学信息工程学院
张少楠
高可靠嵌入式系统技术北京市工程...
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
2篇
中文期刊文章
领域
1篇
电子电信
1篇
自动化与计算...
主题
2篇
总线
1篇
时间同步
1篇
数据传输
1篇
数据传输系统
1篇
嵌入式
1篇
嵌入式系统
1篇
主模式
1篇
故障检测
1篇
高速串行
1篇
高速串行总线
1篇
高速数据
1篇
高速总线
1篇
PCIE
1篇
DMA
1篇
M-BUS
1篇
传输系统
1篇
串行
1篇
串行总线
1篇
U
机构
2篇
首都师范大学
作者
2篇
张伟功
2篇
邱柯妮
2篇
李超
1篇
徐远超
1篇
罗俊鹏
1篇
张少楠
传媒
1篇
电子技术应用
1篇
微电子学与计...
年份
1篇
2016
1篇
2015
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
基于PCIE总线主模式DMA高速数据传输系统设计
被引量:9
2015年
介绍了一种基于PCIE总线主模式DMA高速数据传输系统的设计。该系统利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系统。实验利用自行开发的PCIE接口板实现了单字读写及DMA读写的传输方式,并在上位机软件界面上及Chip Scope中显示并验证了读写数据的正确性,经实验表明传输速率可稳定在400 MB/s左右。
李超
邱柯妮
张伟功
罗俊鹏
徐远超
关键词:
PCIE
数据传输系统
DMA
高速串行总线
一种新型的动态可重构总线时间同步方法
被引量:3
2016年
动态可重构总线是一种面向嵌入式系统的高速串行总线,为实现总线系统中各主节点的时间同步,解决多主仲裁中对时间精度的要求,设计了一种时间同步方案:时间主节点通过时间广播包形式向其它节点周期发送自己的时间信息;时间从节点利用通道检测时的三次握手过程计算出通道传输延迟,对收到的时间码信息进行修正后,各节点根据修正后的广播时间来校对自己的时间,从而达到各节点间的时间同步.经过通道速率为100 Mb/s的实际系统的仿真测量,节点同步时间误差在100ns左右.
李超
邱柯妮
张伟功
张少楠
关键词:
高速总线
时间同步
故障检测
嵌入式系统
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张