段欣
- 作品数：3 被引量：4H指数：1
- 供职机构：复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室更多>>
- 发文基金：国家高技术研究发展计划上海市“科技创新行动计划”更多>>
- 相关领域：自动化与计算机技术更多>>
- 一种新型的单芯片级可进化硬件系统被引量：1
- 2012年
- 针对可进化硬件(EHW)系统的需求,设计实现了FDP-2-SOPC芯片,芯片中嵌入了CPU和FPGA两种IP核,可实现硬件电路的重构和进化;以该芯片为系统核心建立了一种新型的软硬件结合的单芯片级EHW系统.为了提高电路重构速度,设计了针对EHW需求的快速局部重配置技术;为提高遗传算法的执行速度,设计了专用的随机数产生器;为了减少软硬件开发相关性并降低系统开发的难度,满足不同适应度评估方案的需求,提出了一种灵活友好的数据交互技术;并开发了合适的遗传算法.在此单芯片级EHW系统上进行了电路自进化实验,实验结果表明,该系统可正确地实现硬件电路的自重构、自进化,在进化速度上优势明显:针对同样的目标电路进化,在进化算法性能相近的前提下,该系统的进化时间相比FPGA+PC系统提高了一个数量级.
- 杨华秋段欣来金梅
- 关键词：可进化硬件可重构硬件
- 基因算法加速器与芯片级进化研究被引量：1
- 2011年
- 为改进芯片级进化速度,提出在可进化系统芯片FDP2009-2-SOPC中嵌入基因算法加速器的思想。采用硬件随机数方法优化芯片级进化中的基因算法,通过改变嵌入式CPU中的基因操作,优化芯片级进化流程。在包含基因算法加速器的可进化系统芯片FDP2009-2-SOPC上进行流片测试,结果表明,该基因算法加速器的性能及芯片级进化速度有较大提升。
- 卜海祥杨华秋段欣陈利光来金梅鲍丽春
- 关键词：可进化硬件基因算法
- 可进化芯片的FPGA接口设计与实现被引量：2
- 2011年
- 针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。
- 段欣陈利光王健来金梅鲍丽春
- 关键词：可编程系统芯片硬件加速器
