王彬
- 作品数：7 被引量：15H指数：2
- 供职机构：天津大学电子信息工程学院更多>>
- 发文基金：国家自然科学基金天津市科技支撑计划天津市科技攻关项目更多>>
- 相关领域：电子电信更多>>
- 一种高效率PWM/PFM自动切换升压转换器的设计被引量：2
- 2011年
- 设计了一种根据负载变化自动切换PWM/PFM调制方式的CMOS升压转换器,使得转换器同时具有PFM的高效率和PWM的低纹波.同时,采用软启动技术,解决了芯片启动过程中的过冲问题,使得芯片具有更高的安全性.
- 王彬姚素英高静
- 关键词：脉冲频率调制脉冲宽度调制BOOSTDC-DC软启动
- 用于无绳电话的45/48 MHz 接收机锁相环频率合成器
- 2007年
- 设计了用于无绳电话的45/48 MHz 接收机锁相环频率合成器,电路采用0.35μm CMOS 工艺,整数分频方式,外接 LC 谐振回路来调节环路工作在34 MHz、37 MHz两个频段,每个频段包括20个信道,间隔25k为一个信道,本文用 SMIC 0.35μm CMOS 工艺参数对所设计的频率合成器进行了仿真,仿真结果表明:在电荷泵充放电电流为1mA 时,整体电路工作电流小于2.5mA,spur 小于—60dBc,锁定时间小于3ms。
- 王跃许常喜王彬张晰泊高清运
- 关键词：锁相环频率合成器压控振荡器纹波
- 基于临界导通模式的功率因数校正芯片设计
- 2015年
- 针对中等功率电器功率因数校正的需要,设计了一种基于临界导通模式的升压型(boost)功率因数校正芯片.该芯片集成可编程过压保护、可编程限流保护等多种保护电路,内设待机功能和自启动电路,通过电压控制环路和零电流检测电路实现了临界导通模式控制策略,固定升压输出.当负载为轻载时,通过将芯片的ZCD引脚接地,从而令芯片进入待机状态,减小了功率损耗.电路采用0.4μm BCD工艺,芯片面积为1.186 mm×1.172mm.仿真结果表明:输入电流接近正弦波并与输入电压同相位,实现了功率因数校正的目的;在12V供电电压下,芯片静态功耗约为31mW.芯片己经成功流片.
- 王彬高静张国辉付园园徐江涛
- 关键词：升压型功率因数校正
- 用于48MHz时钟产生器CMOSPLL
- 2004年
- 本文报导一个用于48M Hz时钟产生器的锁相环.该PLL采用0.25μm n-well CMOS工艺,在2.5V供电电压下,其静态电流为1.44mA.有效版图面积为600μm·335μm.
- 姜少华王彬陈浩琼李颖高清运秦世才
- 关键词：时钟产生器锁相环VCO
- 250MHz时钟产生电路中低抖动锁相环的仿真与设计被引量：1
- 2007年
- 提出了一种基于行为级的锁相环(PLL)抖动仿真方法.分析了压控振荡器的相位噪声、电源和地噪声以及控制线纹波对输出抖动的影响.采用全摆幅的差分环路振荡器、全反馈的缓冲器以及将环路滤波器的交流地连接到电源端等措施,减小了PLL的输出抖动.给出了一个采用1st silicon 0.25μm标准CMOS工艺设计的250 MHz时钟产生电路中低抖动锁相环的实例.在开关电源和电池供电2种情况下,10分频输出(25 MHz)的绝对抖动峰峰值分别为358 ps和250 ps.测试结果表明该行为级仿真方法可以较好地对PLL的输出抖动做出评估.
- 高静王彬张晰泊姚素英
- 关键词：锁相环噪声抖动时钟产生
- 用于RTC的32.768 kHz晶振电路的设计被引量：11
- 2007年
- 介绍了用于 RTC 的32.76kHz 集成晶体振荡电路的设计方法,采用负阻分析方法分析了电路的振荡条件,基于0.25μm工艺参数设计了32.768kHz 晶体振荡电路,并使用 Spectre 对所设计的电路进行了仿真。
- 王跃张晰泊王彬高清运
- 关键词：晶振负阻实时时钟
- 锁相环时域抖动的分析与仿真被引量：1
- 2007年
- 分析造成锁相环时域抖动的原因的基础上,提出了一种时域抖动的仿真方法,用于确定锁相环的输出短期抖动和经过分频器后的长期抖动.
- 田文博张晰泊王彬高清运
- 关键词：锁相环仿真
