商丽卫
- 作品数：4 被引量：2H指数：1
- 供职机构：太原科技大学计算机科学与技术学院更多>>
- 相关领域：自动化与计算机技术更多>>
- 基于有限状态机的乘法器设计与实现
- 乘法器是现代中央处理器、数字信号处理器（DSP）、滤波器等众多现代电子器件中的重要部件。特别在DSP中，乘法器的运算速度几乎决定了DSP的处理速度。因此，乘法器的性能在整个计算系统中起着至关重要的作用。优化乘法器的结构设...
- 商丽卫
- 关键词：有限状态机多路选择器
- 文献传递
- 并行行旁路乘法器的设计与实现被引量：1
- 2012年
- 为了进一步降低乘法器运算过程中的延迟,减少功耗,在行旁路乘法器的基础上进一步优化,提出一种并行行旁路(PRB)乘法器,并用有限状态机进行了实现.在行旁路的基础上,通过对乘数进行重新编码并行输出部分积,使乘法运算中产生的部分积数量减少,提高运算速度;利用有限状态机实现PRB乘法器,有效减少了电路中逻辑元件的数量,降低了功耗.在Quartus平台上进行的仿真表明PRB乘法器在整体性能上有较大的改善.
- 商丽卫刘耀军
- 关键词：有限状态机
- FSA乘法器的设计与实现
- 2012年
- 鉴于有限状态机对于具有逻辑顺序和时序规律的事件能有清晰的描述,对传统乘法器设计进行改进。提出一种快速、低功耗的FSA乘法器设计。该设计使用VHDL语言进行实现,并在QuartusⅡ上通过了仿真。仿真结果表明基于状态机的与基于逻辑电路的设计相比,在运算过程中产生的功耗以及运算速度上有较大的改善。
- 商丽卫刘耀军
- 关键词：有限状态机VHDL
- FSATA乘法器的设计与实现
- 2012年
- 为了加快阵列乘法器的运算速度,降低延迟,提出了一种基于4选1多路选择器的乘法器设计方案。这种方案在每一步运算中同时处理两位操作数,使产生的部分积数量减少了一半,显著提高了乘法器的运算速度。FSATA乘法器采用VHDL语言进行编码,在Quartus上进行的仿真表明,相比于采用时序电路完成的设计,FSATA乘法器有更优的性能。
- 商丽卫刘耀军
- 关键词：阵列乘法器多路选择器VHDL
