您的位置： 专家智库 > >

赵翠华

作品数：39 被引量：9H指数：2
供职机构：西安微电子技术研究所更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 35篇专利
  • 4篇期刊文章

领域

  • 24篇自动化与计算...
  • 3篇电子电信

主题

  • 9篇寄存器
  • 8篇时钟
  • 8篇处理器
  • 7篇电路
  • 6篇总线
  • 6篇接口
  • 5篇硬件
  • 5篇管脚
  • 4篇异步
  • 4篇异步时钟
  • 4篇嵌入系统
  • 4篇流水线
  • 4篇访问接口
  • 4篇C-V
  • 3篇信号
  • 3篇芯片
  • 3篇控制管理
  • 3篇控制模块
  • 3篇缓存
  • 3篇加载

机构

  • 39篇西安微电子技...

作者

  • 39篇赵翠华
  • 23篇李磊
  • 22篇娄冕
  • 11篇黄巾
  • 11篇杨靓
  • 11篇李红桥
  • 8篇张洵颖
  • 8篇张春妹
  • 6篇张海金
  • 5篇崔媛媛
  • 5篇肖建青
  • 4篇李海松
  • 4篇杨博
  • 2篇巨新刚
  • 2篇于飞
  • 2篇王会敏
  • 1篇刘佑宝
  • 1篇沈绪榜
  • 1篇龚龙庆
  • 1篇吴龙胜

传媒

  • 3篇微电子学与计...
  • 1篇现代电子技术

年份

  • 5篇2024
  • 8篇2023
  • 6篇2022
  • 2篇2021
  • 7篇2020
  • 1篇2019
  • 7篇2018
  • 1篇2015
  • 1篇2011
  • 1篇2010
共 39 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种提高处理器主频的流水线细分装置
本发明公开了一种提高处理器主频的流水线细分装置，其连接顺序依次为指令Cache访问级、指令Cache选择级、译码级、寄存器访问级、执行级、数据Cache访问级、数据Cache选择级、异常处理级和数据写回级。通过降低片上一...
肖建青张洵颖李红桥赵翠华崔媛媛
文献传递
一种时钟管理电路及基于该电路的服务级芯片
本发明公开了一种时钟管理电路及基于该电路的服务级芯片，包括时钟管理电路，其特征在于，包括使用三个分频电路对输入时钟信号进行分频，且三个分频电路的输出结果经过三模判决后的时钟信号输入给锁相环；其中锁相环还设置有四选一选择器...
李红桥张海金赵翠华张洵颖崔媛媛田超
文献传递
一种基于RISC-V调试协议的Trigger链长度限制结构及其方法
本发明公开了一种基于RISC‑V调试协议的Trigger链长度限制结构及其方法，定义Trigger序列中Trigger数量为n，n≥1，将Trigger按顺序编号为1、2、…，n，Trigger链长度上限为m，1≤m≤n...
许霁航杨靓黄巾娄冕赵翠华张海金李磊朱青
文献传递
一种针对FPGA内嵌TAP接口的调试链路及调试方法
本发明公开了一种针对FPGA内嵌TAP接口的调试链路及调试方法，通过设置一个UART串口作为片上互连总线上的主机，为调试软件提供发起片上访问的通信链路，并将用户自定义的JTAG与TAP链路上的观测点以从机的形式也映射到片...
娄冕张洵颖杨博崔媛媛赵翠华
一种面向安全实时应用MCU的中断控制系统和方法
本发明公开了一种面向安全实时应用MCU的中断控制系统和方法，包括处理器模块CPU、中断控制器模块IRQCTRL、中断集中管理模块IRQ_PREMANGE、系统总线模块SYSTEM_BUS和多个功能模块；当某个功能模块发生...
罗敏涛赵翠华黄九余娄冕黄巾李海松杨靓李磊朱青
一种异步fifo实现电路
本发明一种异步fifo实现电路，包括fifo控制模块，以及基于异步时钟clk1和clk2设置的基于clk1的同步fifo1和基于clk2的同步fifo2；同步fifo1和同步fifo2中的数据宽度相同；fifo控制模块包...
赵翠华罗敏涛刘思源田超李磊娄冕黄九余
文献传递
一种基于RISC-V指令集的三级流水线架构、处理器及数据处理方法
本发明提供一种基于RISC‑V指令集的三级流水线架构，包括取指级模块、译码级模块、执行级模块和寄存器文件；将原来第二级流水，分成了第二级和第三级流水，使第二级流水逻辑降低，有利于主频的提升。本发明通过对当前指令的源、目的...
赵翠华张海金杨靓娄冕李红桥李磊罗敏涛黄巾
文献传递
一种支持串行和并行模式的低开销AD控制器电路
本发明公开了一种支持串行和并行模式的低开销AD控制器电路，AD控制器连接3个AD转换器，AD控制器内部包括1个串行控制器、3个并行子控制器、1套全局寄存器、3套子控制器寄存器、1个FIFO控制模块、1个MUX单元和1个片...
罗敏涛张春妹赵翠华田超张嘉骏
一种改进的基于Kogge-Stone结构的并行前缀加法器被引量：3
2011年
基于并行前缀算法的Kogge-Stone结构,通过改进其结构层次上的逻辑电路,提出一种改进的并行前缀加法器.与传统电路相比,该加法器不仅可以减小面积、功耗和延时,而且随着位宽的加大其优势更加明显,是适用于宽位的并行前缀加法器.
赵翠华娄冕张洵颖沈绪榜
关键词：并行前缀加法器
一种支持不同封装形式的管脚复用方法和系统
本发明公开了一种支持不同封装形式的管脚复用方法和系统，包括以下过程，将不同的封装形式管脚复用进行分割，每种封装形式单独进行管脚复用控制管理，形成封装形式选择配置；将封装形式选择配置写到非易失性存储体中，通过读取非易失性存...
赵翠华罗敏涛娄冕黄巾杨靓李海松李磊黄九余
全选 清除 导出
共4页<1234>
聚类工具0