您的位置： 专家智库 > >

杜飞飞

作品数：2 被引量：1H指数：1
供职机构：山东科技大学电子通信与物理学院更多>>
相关领域：电子电信自动化与计算机技术更多>>

合作作者

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信
  • 1篇自动化与计算...

主题

  • 1篇实时解码
  • 1篇缩放
  • 1篇缩放因子
  • 1篇解码
  • 1篇高清
  • 1篇SIM
  • 1篇FPGA实现
  • 1篇MATLAB
  • 1篇MODEL
  • 1篇并行化
  • 1篇超高清
  • 1篇处理器
  • 1篇处理器设计
  • 1篇CORDIC

机构

  • 2篇山东科技大学

作者

  • 2篇韩学森
  • 2篇张存生
  • 2篇张德学
  • 2篇杜飞飞

传媒

  • 2篇中国集成电路

年份

  • 2篇2017
共 2 条 记 录，以下是 1-2
全选 清除 导出
排序方式：
面向超高清应用的并行解码处理器设计
2017年
本设计在对称多处理器架构的工作站上对面向超高清HEVC(High Efficiency Video Coding,高效视频编码)应用的并行解码处理器进行研究。设计了一种负载稳定且扩展能力强的并行解码器系统架构,在对解码过程的计算复杂度进行统计的基础上,将任务划分到各个模块分别执行,并通过OOP(Object-oriented programming,面向对象的程序设计思想)进行实现。然后采用视频编码联合组官方测试标准对并行解码处理器进行性能测试,证实其在超高清应用解码中所具有的实时性能。
韩学森张德学张存生王超冀贞贤杜飞飞
关键词：超高清实时解码并行化
免缩放因子CORDIC算法改进及FPGA实现被引量：1
2017年
本设计对免缩放因子CORDIC算法进一步改进,改进包括进一步减少迭代次数和减少双步CORDIC算法中区间折叠模块输出调整方式。将改进后的算法与免缩放因子单步算法和免缩放因子双步算法相结合,给出一种正余弦波形产生的架构。用Verilog编写RTL级实现改进后的架构代码,仿真输出与Matlab数据对比,其中正余弦误差都集中在2%以下。在Altera EP2C70F89C6芯片上做FPGA验证,时钟频率可达1000MHz。
张存生张德学王超韩学森冀贞贤杜飞飞
关键词：CORDICMODELSIMMATLAB
全选 清除 导出
共1页<1>
聚类工具0