贾大中
- 作品数：2 被引量：1H指数：1
- 供职机构：西安电子科技大学微电子学院更多>>
- 发文基金：模拟集成电路国家重点实验室开放基金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- CAM卡中解扰模块的设计实现与验证
- 2008年
- 依据CSA算法,对CAM卡中的解扰模块进行设计。采用verilog HDL语言设计。利用modelsim对其设计结果进行仿真验证。并在Xilinx上实现FPGA综合。设计结果可靠有效。具有很高的实用价值和市场价值。
- 贾大中张鹤鸣戴显英胡辉勇张静波
- 一个面积优化的高速RS(255,239)译码器VLSI设计被引量：1
- 2008年
- 基于改进的Euclid算法,提出了一种仅含两个折叠计算单元的结构,并用三级流水线结构整体实现以提高吞吐率.将常规有限域乘法器转化到复合域中实现,降低了芯片的复杂性和关键路径延迟.以RS(255,239)为例,基于TSMC 0.18标准单元库的译码器电路规模约为20 614门,在相同纠错能力下,该结构相比较于传统的并行脉动阵列结构,其硬件复杂度可减少60%左右.
- 张静波戴显英张鹤鸣胡辉勇贾大中
- 关键词：RS码VERILOGHDL超大规模集成电路
