李沛杰 作品数:8 被引量:19 H指数:3 供职机构: 国家数字交换系统工程技术研究中心 更多>> 发文基金: 上海市科委重大科技攻关项目 国家高技术研究发展计划 河南省自然科学基金 更多>> 相关领域: 自动化与计算机技术 电子电信 更多>>
基于RapidIO控制符产生单元设计与实现 被引量:2 2015年 针对Rapid IO_2.2协议进行开发,设计并实现了该协议的控制符产生单元。本设计将控制符根据不同的功能字段拆分,采用流水线设计的方法将各个字段内部分别流水产生,最终并行实现。仿真结果表明,本设计在Rapid IO_2.2规范下,可以实现正确快速产生控制符的功能,并且能够连续产生不同的控制符。 冯龙辉 张兴明 杨镇西 李沛杰 汪欣关键词:RAPID IO 控制符 流水线 基于动态信任语义库的Web服务匹配算法 被引量:4 2015年 针对传统基于语义的Web服务匹配算法无法解决模糊语义下匹配的问题,提出一种基于动态信任语义库的Web服务匹配算法。将交互实体对服务提供者的评价行为进行灰色聚合,筛选出可信实体;依据可信实体对服务提供者的服务描述,提取语义信息,构建动态的语义库,对于Web服务描述中的模糊语义概念,从可信实体的服务描述中抽取相应概念并替换;计算服务请求向量与服务描述向量的语义相似度,衡量Web服务的匹配程度。实验结果表明,在存有模糊语义的情况下,该算法具有更好的匹配效果。 李沛杰 张兴明 沈剑良关键词:动态信任 语义匹配 WEB服务 模糊语义 灰色-隐马尔科夫下的信任路径筛选及聚合算法 被引量:2 2015年 针对现有信任模型在推荐路径的预测及选取方面存在的问题,提出一种基于灰色-隐马尔科夫模型(grey&hidden M arkov model,G&HM M)的信任路径筛选及聚合算法.首先对推荐系统的所有推荐节点进行灰色聚类分析,过滤恶意推荐路径;引入推荐接受程度衡量推荐节点的推荐可信度,然后基于灰色马尔科夫模型预测灰色推荐路径的推荐接受程度及其所在灰类状态;最后针对评价实体的观测序列构建隐马尔科夫模型,评估预测的最优推荐路径.仿真实验表明,与已有模型相比,该模型能够有效分离恶意推荐实体,提高推荐系统的有效性. 李沛杰 张兴明 沈剑良关键词:推荐信任 灰色聚类 ASIC中时钟MUX电路结构时序约束的方法分析 被引量:4 2019年 时钟切换在数字集成电路设计中十分常见,对时钟MUX电路结构的正确时序约束显得非常重要。介绍几种常见的时钟MUX电路结构,使用业界标准Synopsys设计约束(SDC)对不同MUX电路结构分别给出几种时序约束方法。详细分析了各MUX结构约束的原理。给出约束方法在40 nm、16 nm、7 nm等工艺下均成功流片。 许立明 李沛杰 杨堃 张丽关键词:集成电路设计 ASIC 时钟 MUX 一种基于FPGA设计的本地DNS服务器 被引量:3 2014年 为了解决高负载情况下本地通用DNS服务器并发处理能力差的问题,通过分析DNS请求与响应的流处理特征,基于FPGA实现了一种硬件定制的大容量高并发DNS服务器。在DNS请求处理过程中,采用边解析边响应的并行处理方式,极大地提升了DNS服务器的本地解析能力。与通用DNS服务器相比,性能提升了10倍左右,能够适应高负载情况下的并发处理需求。 李沛杰 张兴明 沈剑良关键词:DNS服务器 域名解析 并发处理 基于最小不相关属性集的Web安全策略优化算法 2015年 针对现有Web安全策略优化弱化了安全断言描述形式的问题,提出一种基于最小不相关属性集(MIAS)的Web安全策略优化算法。首先从服务请求信息中抽取访问Web资源所需的属性,以属性取值为基础,在服务提供端通过去相关及无效属性删除处理,构建MIAS;然后将安全断言描述成MIAS的形式,并基于MIAS的断言集将安全策略描述成断言的逻辑"与"操作;最后基于MIAS描述的安全策略,依据属性值的取值编码,以矩阵优化的形式完成安全策略的冗余和冲突检测。仿真实验表明,与经典的安全策略冲突检测算法对比,同等测试环境下该算法的最大检测时长可以降低48%左后。 李沛杰 金晓燕 张凯 张兴明 王兴茂关键词:WEB服务 基于软件定义的多协议控制器架构设计 被引量:2 2020年 为了满足高性能计算平台对软件定义互联的通信需求,设计了一种支持多种通信协议规范,且支持异构协议互联的软件定义多协议控制器架构。通过嵌入可编程硬件电路实现Fiber Channel、Ethernet以及SRIO这3种协议控制器电路公共算粒和私有算粒的互联。多协议控制器可以通过软件定义切换为不同协议,从而满足系统应用中的异构需求。所设计的软件定义多协议控制器基于40 nm工艺实现测试样片流片,经测试,满足3种协议的性能与功能指标要求。 夏云飞 张丽 杨堃 李沛杰 许立明关键词:ETHERNET SRIO 基于PRBS检测的8B/10B编码器设计 被引量:2 2017年 基于减少8B/10B编码器占用的逻辑资源和保证该编码器误码率为0的目的,采用查表法和组合逻辑实现相结合的方法设计实现了符合嵌入式互连规范RapidIO协议的8B/10B编码器,通过伪随机二进制序列(Pseudo Random Binary Sequence,PRBS)检测方法对该编码器进行验证。FPGA综合结果表明,该设计占用的LUT为32,占用较少的逻辑资源。采用PRBS-7测试结果表明,该8B/10B编码电路误码率为0,表明了该8B/10B编码器传输信息的可靠性。 吴光珩 张兴明 刘冬培 李沛杰关键词:8B/10B RAPIDIO 查表法