陆卫国
- 作品数：12 被引量：5H指数：1
- 供职机构：中国科学院高能物理研究所更多>>
- 相关领域：核科学技术电子电信理学更多>>
- 一种高速、高精度全差分采样保持电路的ASIC设计
- 2012年
- 为了实现新型密集型阵列探测器信号的高速、高密度读出,必须采用专用集成电路技术,利用模数变换器将物理量变换为数字信号后进行串行输出。采样保持电路是模数变换器中的关键单元,决定了整个模数变换过程的性能。论文在国内高能物理领域,首次利用专用集成电路技术,设计实现了一种用于10位、3.3 Msps采样率的逐次逼近ADC的全差分采样保持电路并成功流片。实测结果表明,该设计分别实现了48 dB的SNDR和78 dB的SFDR,达到了预期的设计指标,实现了较高的性能。
- 魏微陆卫国郭海东王铮赵京伟
- 关键词：采样保持专用集成电路
- 开关电容阵列中高带宽跨阻前置放大器设计
- 2009年
- 为了放大高能粒子物理实验中高精度定时信号,使其适用于开关电容阵列电路的采集范围与幅度,设计高带宽RGC型跨阻前置放大器。此放大器具有低输入阻抗,高带宽,高跨导的特点。采用TSMC 0.25μmCMOS工艺,2.5V单电源供电。仿真结果表明,该前置放大器跨阻增益为5K欧姆,一3dB带宽为953MHz,探测器输入电容在一定范围变化对带宽影响不大。
- 王科王铮刘振安魏微陆卫国Gary Varner
- 关键词：开关电容阵列前置放大器高带宽
- 一种新型8位DAC设计
- 本文设计了一种新型8位DAC,具有很好的积分非线性和微分非线性,同时具有很低的功耗。该DAC主要用于为比较器提供一个可编程的阈值,同时还可以用于微处理器,逐次逼近式ADC,数据传输等,文章描述了电路的结构,着重阐述了电路...
- 罗江平王铮陆卫国
- 关键词：DAC积分非线性微分非线性
- 文献传递
- 大亚湾中微子实验光电倍增管输出振铃脉冲的分析研究
- 2012年
- 大亚湾反应堆中微子实验是一个研究中微子振荡的实验[1],主要目标是利用核反应堆产生的电子反中微子来测定一个具有重大物理意义的参数—中微子混合角θ13。大亚湾中微子实验的目标是将sin22θ13测量到0.01或更高的精度,为实现对大亚湾中微子信号的准确测量,必须要求光电倍增管输出干净脉冲信号到前端电子学(FEE),但在测试实验中,发现光电倍增管输出脉冲含有振铃。针对振铃进行了详尽分析,找到了振铃产生的根源,也确认了电容在高压下的压电效应。
- 蒋文奇王铮李秋菊常劲帆严雄波魏微陆卫国吕继方
- 关键词：光电倍增管振铃电容压电效应
- 电容阵列式逐次逼近模数变换器的误差分析及刻度
- 电容阵列式逐次逼近ADC以其不依赖采样保持运放、依靠开关电容工作的特性,成为低功耗、高速、中高精度模数变换器的主要候选结构。本文在第一版芯片成功设计的工作基础上针对低功耗、多通道需求进行优化,并分析了电容阵列逐次逼近AD...
- 魏微陆卫国王铮
- 文献传递
- 中微子探测器PMT读出电子学系统数据缓存方案被引量：1
- 2008年
- 本文介绍了用于大亚湾中微子实验的光电倍增管读出电子学系统的数据缓存方案及设计过程中考虑的若干要素。使用单一流水线缓存方式进行数据缓存的方法比较简单,但是所需的FPGA逻辑资源很大,相对应的芯片的价格很高;继而提出两级缓存的方案,先将待缓存的数据压缩,使数据量大幅度减小,减少了FPGA片内逻辑资源的使用量,降低了系统造价,是合理的设计方案。
- 李秋菊王铮严雄波常劲帆魏微陆卫国
- 关键词：数据缓存VMEFPGA
- 基于ASIC的GEM自触发电子学系统研制
- 2015年
- 针对同步辐射衍射探测的需求,设计了一套应用于三层GEM的自触发电子学系统。介绍了此电子学系统的整体架构、系统主要插件的电路设计、FPGA内部逻辑及算法的实现,以及与相应探测器配合的自触发读出方案。最后给出电子学系统初步调试结果。
- 王庆娟陆卫国王铮樊磊刘湘张研王炜常劲帆朱科军祁辉荣
- 关键词：WHITEASICGEM
- 大亚湾中微子实验PMT电荷与时间测量方案设计
- 本文结合PMT输出信号的特点,提出了基于ADC分量程数字化加FPGA数据预处理的电荷测量方案。采用两个12位ADC实现在16位动态范围内的数字化处理,既保证了小幅度信号的测量精度,又不丢失大信号的信息。根据对时间测量的要...
- 李秋菊王铮严雄波常劲帆魏微陆卫国
- 关键词：光电倍增管FPGA
- 文献传递
- 12位单斜式线性放电ADC芯片设计
- 2010年
- 随着新型探测器的不断发展,对读出电子学的密集度和集成度要求越来越高。论文以传统线性放电ADC为基础,针对多通道读出芯片的高集成度要求,完成了12bit线性放电ADC模拟部分的ASIC设计,同时通过片外FPGA对其进行控制,兼顾测量和调试上的需求。
- 魏微陆卫国王铮
- 关键词：混合信号设计
- 16通道GEM探测器前端读出ASIC的设计被引量：1
- 2011年
- 介绍了用于GEM（Gas Electron Multiplier）探测器读出的ASIC芯片GEMROC（GEM ReadoutChip）的设计。该芯片采用Chartered 0.35μm 2P4M CMOS工艺,单片集成16个读出通道,每个通道包括电荷灵敏前放（CSA）、CR-（RC）^2成形电路和驱动电路。增益和成形时间片外数字可调,适应于低噪声和高计数率应用。在默认增益4.6 mV/fC和成形时间160 ns情况下,仿真结果显示输出电压范围1.6～2.6V,非线性〈0.2%,噪声在探测器电容为20pF时仅～500e-。该设计已经版图实现并交付流片。
- 陆卫国魏微王铮赵京伟吕继方严雄波
- 关键词：GEMASIC电荷灵敏前放低噪声
